ガイドFE
CPUパイプライン処理とキャッシュメモリ実効アクセス時間完全攻略｜プロセッサ高速化徹底解説
公開: 2026-08-25更新: 2026-08-26
基本情報技術者試験で頻出のパイプライン処理（ハザードと分岐予測）、キャッシュメモリのヒット率と実効アクセス時間計算、ライトスルー/ライトバックを徹底解説。
コンピュータシステムの性能評価において最重要となる「CPUのパイプライン処理」と「キャッシュメモリの実効アクセス時間計算」を徹底攻略します。
1. パイプライン処理とパイプラインハザード
命令処理を「命令フェッチ(IF)→デコード(ID)→実行(EX)→メモリアクセス(MEM)→書込み(WB)」などの複数ステージに分け、並行してずらしながら実行することで処理速度を向上させる方式です。
ハザードの種類 | 原因 | 対策技術 |
|---|---|---|
構造ハザード | 同一ハードウェア資源（メモリや演算器）を複数ステージが同時に要求する | 命令用とデータ用キャッシュの分離（ハーバードアーキテクチャ） |
データハザード | 前の命令の実行結果を次の命令がすぐに使うため待機が発生する | フォワーディング（バイパス）、命令順序の並べ替え |
制御ハザード | 条件分岐命令により、次に実行すべき命令が決まらずパイプラインが乱れる | 分岐予測、投機的実行、遅延分岐 |
2. キャッシュメモリの実効アクセス時間計算公式
【実効アクセス時間公式】
実効アクセス時間 ＝ （キャッシュアクセス時間 × ヒット率） ＋ （主メモリアクセス時間 × (1 － ヒット率)）
3. キャッシュ書き込み方式（ライトスルー vs ライトバック）
- ライトスルー方式: キャッシュと主メモリの両方に同時に書き込む。データの一貫性は高いが書き込みが主メモリ速度に制約される。
- ライトバック方式: 通常はキャッシュのみに書き込み、キャッシュブロックが追い出される際に主メモリへまとめて反映。高速だが一貫性管理が複雑。
この記事に関連する教科書用語
編集・検証について
編集・検証：IT資格ラボ編集部
IPAが公開する試験要綱・シラバス・過去問題と、各技術の公式資料を優先して内容を確認しています。制度変更や誤りを確認した場合は、記事を見直して更新します。
編集方針・情報源・訂正方針を見る