主記憶アクセスとプロセッサ実行時間の差を埋めるキャッシュメモリの効果

コンピュータアーキテクチャにおけるキャッシュメモリの役割と動作原理に関する問題です。 プロセッサの動作周波数（命令実行速度）に比べ、主記憶（DRAM）のアクセス時間は非常に遅く、メモリアクセス待ち（メモリウォール）が性能上のボトルネックとなります。高速なSRAMで構成されるキャッシュメモリをプロセッサと主記憶の間に配置し、局所性（参照の局所性）の高いデータをキャッシュに保持することで、低速な主記憶へのアクセス頻度を減らし、実効アクセス時間を大幅に短縮できます。プロセッサと主記憶の速度差が大きいシステムほど、キャッシュ導入による性能向上効果が顕著になります。 したがって、エ の記述が適切です。 キャッシュミスが発生した場合、該当するブロック（ライン）のみが主記憶から読み出され、LRUなどの置換アルゴリズムに従って特定のラインが置き換えられます。キャッシュ全体が一括消去されることはありません。 キャッシュメモリは、メモリアクセスの実効アクセス時間を短縮してシステム全体の処理速度を向上させるために設置されます。 キャッシュメモリにヒットした場合は、高速なキャッシュメモリからプロセッサへ直接データが供給されます。低速な主記憶から転送されることはありません。

キャッシュメモリの動作に関する記述のうち，適切なものはどれか。

出典平成31年春期 午前Ⅱ
ア
キャッシュミスが発生するとキャッシュ全体は一括消去され，主記憶から最新のデータが転送される。
イ
キャッシュメモリには，メモリアクセスの実効速度を上げる効果がない。
ウ
キャッシュメモリにヒットすると，主記憶から最新のデータが転送される。
エ
主記憶のアクセス時間とプロセッサの命令実行時間との差が大きいマシンでは，キャッシュメモリによって実効アクセス時間の短縮が期待できる。