プロセッサの低消費電力化技術パワーゲーティングの仕組み

パワーゲーティング（Power Gating） は、LSI内部の回路ブロックのうち、現在動作していない（アイドル状態の）ブロックへの 電源供給をパワースイッチ（MOSFET）によって物理的に遮断（オフ）する 省電力技術です。半導体の微細化に伴って増大する静的消費電力（リーク電流による待機電力）を極限まで低減できます。したがって、正解は ウ です。 ア: 負荷（仕事量）に応じて動作電圧とクロック周波数を動的に制御する技術は「DVFS（Dynamic Voltage and Frequency Scaling: 動的電圧周波数スケーリング）」の説明です。 イ: 動作していない回路ブロックへのクロック信号の供給をゲート回路で停止し動的消費電力を抑える技術は「クロックゲーティング（Clock Gating）」の説明です。 エ: アイドル状態のコアの電力枠を活動中のコアに融通して一時的にクロックを高める技術は「ターボブースト機能」の説明です。

プロセッサの省電力技術の一つであるパワーゲーティングの説明として，適切なものはどれか。

出典平成31年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問1
ア
仕事量に応じて，プロセッサへ供給する電源電圧やクロック周波数を変える。
イ
動作していない回路ブロックへのクロック供給を停止する。
ウ
動作していない回路ブロックへの電源供給を遮断する。
エ
マルチコアプロセッサにおいて，使用しないコアの消費電力枠を，動作しているコアに割り当てる。