SoC設計におけるIPコア（設計資産）の再利用と開発期間短縮

IPコア（Intellectual Property Core） は、SoC（System on a Chip）やFPGAの大規模LSI設計において、CPUコア、DSP、USBコントローラ、メモリコントローラなどのまとまった特定の機能ブロックを第三者から購入または社内で再利用できるようにパッケージ化した回路設計データ資産です。実証済みのIPコアを組み合わせて設計を行うことで、 複雑なLSIを一から設計・検証する手間を省き、製品の開発期間を劇的に短縮 できます。したがって、正解は エ です。 ア: IPコアはCPUや暗号回路などのデジタル回路が主流ですが、PLLやA/D変換回路などのアナログIPも含め幅広い回路を対象としています。 イ: 各IPコア単体で動作確認されていても、SoC全体のバス接続やクロック乗換え、システム統合後の機能検証・タイミング検証は必須です。 ウ: ハードマクロIP（レイアウト済みのIP）は特定の製造プロセス技術やファウンドリに強く依存するため、自由にプロセス変更できるわけではありません。

SoCを構成するための部分回路情報で，機能単位にまとめられるものをIPコアと呼ぶ。このIPコアの説明として，適切なものはどれか。

出典平成31年度 春期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問13
ア
IPコアは，SoC構成要素のアナログ回路だけを対象としている。
イ
IPコアは，動作が確認されているので検証の必要がない。
ウ
IPコアは，どの半導体製造プロセス技術でも自由に使うことが可能である。
エ
IPコアを利用することによって，SoC全体を一から設計するよりも開発期間を短縮できる。