FPGAの論理回路設計に用いられるハードウェア記述言語(HDL)

正解は「イ」です。 VHDL(VHSIC Hardware Description Language)は、IEEE で標準化された代表的なハードウェア記述言語(HDL)です。 論理回路の構造や信号のタイミング、動作(ビヘイビア)をテキスト形式のプログラミング言語のように記述し、論理合成ツールを用いて FPGA や ASIC などの集積回路上の論理ゲート配置配線データを自動生成するために用いられます。もう 1 つの代表例に Verilog HDL があります。 HTML(HyperText Markup Language)の説明です。Web ページを記述するためのマークアップ言語です。 UML(Unified Modeling Language:統一モデリング言語)の説明です。ソフトウェアシステムの設計・分析を視覚的に表現するオブジェクト指向モデリング言語です。 XML(Extensible Markup Language)の説明です。ユーザが独自にタグを定義して構造化データを表現・交換するためのマークアップ言語です。

論理回路の設計において,FPGA や ASIC などのディジタル集積回路の構成や動作をテキストで記述するために使用されるハードウェア記述言語(HDL)はどれか。

出典令和2年度 10月 応用情報技術者試験 午前 問21
ア
HTML
イ
VHDL
ウ
UML
エ
XML