PLLのブロック図中の a 〜 c に入れるべき回路の組合せとして，適切なものはどれか。
出典令和2年度 10月特別 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問11
ア
a: 位相比較器 ／ b: 電圧制御発振器 ／ c: 分周器
イ
a: 位相比較器 ／ b: 分周器 ／ c: 電圧制御発振器
ウ
a: 電圧制御発振器 ／ b: 位相比較器 ／ c: 分周器
エ
a: 電圧制御発振器 ／ b: 分周器 ／ c: 位相比較器
PLL（位相同期回路: Phase Locked Loop）の基本構成ブロック
PLL（Phase Locked Loop: 位相同期回路） は、入力基準クロック信号と出力信号（またはその分周信号）の位相差を検出し、負帰還ループを形成して入力信号に同期した正確で安定した高周波クロックを生成する回路です。
PLLの基本構成：
1. a（位相比較器: Phase Detector） : 入力基準信号とフィードバック信号の位相差を検出し、誤差電圧（パルス）を出力します。
2. LPF（ローパスフィルタ） : 位相誤差信号の高周波成分を除去し、直流の制御電圧に平滑化します。
3. c（電圧制御発振器: VCO） : LPFからの制御電圧に応じた周波数のクロック信号を出力します。
4. b（分周器: Frequency Divider） : VCOの出力信号を $1/N$ に分周し、位相比較器へ負帰還します。
したがって、$a$ は位相比較器、$b$ は分周器、$c$ は電圧制御発振器（VCO）となり、正解は イ です。 ア: $b$ を電圧制御発振器、$c$ を分周器とするのは、フィードバック経路と主出力信号の配置が逆です。 ウ: $a$ を電圧制御発振器とするのは、入力信号の位相検出を行う入口回路として誤りです。 エ: $a$ に発振器を配置し $c$ に位相比較器を配置するのは、閉ループ制御の信号流として成立しません。