全加算器（Full Adder）は、2つの入力ビット $A$、$B$ と下位からの桁上がり入力 $C_0$ の計3ビットを加算し、和 $S$ と上位への桁上がり出力 $C_1$ を生成する論理回路です。 全加算器は2つの半加算器（HA: Half Adder）と1つの論理ゲートを用いて次のように構成されます。 1. 第1のHAは、入力 $A$ と $B$ を加算し、部分和 $S_1 = A \oplus B$ と部分桁上がり $C_{HA1} = A \cdot B$ を出力します。 2. 第2のHAは、部分和 $S_1$ と下位桁上がり $C_0$ を加算し、最終的な和 $S = S_1 \oplus C_0$ と第2の部分桁上がり $C_{HA2} = S_1 \cdot C_0$ を出力します。 3. 最終的な桁上がり出力 $C_1$ は、「第1のHAで桁上がりが発生した（$A \cdot B = 1$）」または「第2のHAで桁上がりが発生した（$S_1 \cdot C_0 = 1$）」のいずれか一方または両方が成立したときに出力されます。2つの半加算器で同時に桁上がり（1）が発生することはないため、この2つの信号の論理和をとることで合成されます。 $$C_1 = C_{HA1} + C_{HA2} = (A \cdot B) + ((A \oplus B) \cdot C_0)$$ したがって、ゲート X に当てはまるのは論理和を表す OR ゲート であり、正解は エ です。 ア: ANDゲートでは、両方の半加算器から同時に桁上がりが発生したときしか桁上がりを出力できず、正しく加算できません。 イ: NANDゲートはORとは論理が全く異なり、適切な桁上がり信号を生成できません。 ウ: NORゲートは論理和の否定を出力するため、桁上がりが生じていないときに1を出力してしまい誤りです。