2段キャッシュメモリにおける統合ヒット率の算出

2段キャッシュシステムにおける全体のヒット率（統合ヒット率）は、CPUが要求したデータがL1キャッシュまたはL2キャッシュのいずれかに存在する確率です。 キャッシュミスが発生するのは「L1でミスし、かつL2でもミスした場合」のみです。 1. L1キャッシュのミス率: $1 - 0.95 = 0.05$ 2. L1でミスしたアクセスがL2に送られ、L2でもミスする確率: $0.05 imes (1 - 0.6) = 0.05 imes 0.4 = 0.02$ 3. したがって、2段キャッシュ全体のヒット率は、全体のアクセス（1.0）から全体ミス率を引いた値となります。 $$1 - 0.02 = 0.98$$ 別解として、L1ヒット率とL1ミス時のL2ヒット率の合算としても計算できます。 $$0.95 + (0.05 imes 0.6) = 0.95 + 0.03 = 0.98$$ したがって、正解は エ です。 ア: L1とL2のヒット率を単純に乗算した値（$0.95 imes 0.6 = 0.57$）であり、キャッシュ全体の有効性を正しく反映していません。 イ: L2キャッシュ単体のヒット率そのものです。 ウ: L1キャッシュ単体のヒット率そのものであり、L2キャッシュによる救済ヒット（3%分）が加算されていません。

L1 と L2 の2段のキャッシュをもつプロセッサにおいて，あるプログラムを実行したとき，L1 キャッシュのヒット率が 0.95，L2 キャッシュのヒット率が 0.6 であった。このとき，キャッシュ全体のヒット率は幾つか。ここで，L1 キャッシュにあるデータは全て L2 キャッシュにもあるものとする。

出典令和6年度 秋期 エンベデッドシステムスペシャリスト試験 午前Ⅱ 問3
ア
0.57
イ
0.6
ウ
0.95
エ
0.98