HDL（Hardware Description Language: ハードウェア記述言語）は、VHDLやVerilog HDLに代表される、デジタル回路の構造や動作をテキストで記述するための言語です。論理合成ツールを用いてFPGAやASICなどの回路パターンを自動生成できます。 ア：データベース定義言語（Data Definition Language）です。 イ：正しい。ハードウェア記述言語（HDL）です。 ウ：統一モデリング言語（Unified Modeling Language）です。 エ：拡張可能なマークアップ言語（Extensible Markup Language）です。