アドレス選択機構

アドレス選択機構は、記憶装置へ与えられたアドレスをデコードし、対応する記憶セル、語線、行・列又はバンクだけを有効にする回路です。多数の記憶場所から読書き対象を一意に選びます。

■ 試験で押さえるポイント

• nビットのアドレスを完全に復号すれば最大2のn乗通りを区別できます。半導体メモリでは行デコーダと列デコーダに分けて配線と回路規模を抑えます。

• チップセレクトは複数メモリICから対象チップを選び、その内部でアドレスデコーダが語線や列を選択します。上位・下位ビットの割当てを確認します。

• 選択後の微小信号を増幅するのはセンスアンプ、書込み値をセルへ与えるのは書込み回路であり、アドレス選択機構の役割ではありません。

• バンク分割やインタリーブではアドレスの一部でバンクを選びます。連続アクセスを別バンクへ分散できる一方、同じバンクへの競合は直列化されます。

■ 選択肢での判断ポイント

アドレス線数から番地数を求める問題、デコーダとデータ選択回路の役割、チップセレクトの範囲が頻出です。『データを保持する』回路ではなく『番地を選ぶ』回路です。

例: 10本のアドレス線をデコードすると1,024語から一つを選べます。4個のメモリICを使う場合は上位2ビットでチップ、残りでチップ内番地を選びます。