記憶部

記憶部は、コンピュータの記憶装置で、2進情報を保持する多数の記憶セルを配列し、番地で指定した語又はバイトを読み書きできる部分です。半導体メモリではセル配列を中心に、選択回路や読書き回路と組み合わせて構成します。

■ 試験で押さえるポイント

• 一つの番地で読み書きするビット数を語長、番地の総数を語数とし、記憶容量は『$\text{語数}\times\text{語長}$』で求めます。n本のアドレス線なら最大$2^n$個の番地を選べます。

• SRAMはフリップフロップ相当のセルで高速、DRAMはコンデンサの電荷で高密度ですが周期的なリフレッシュが必要です。いずれも通常は揮発性です。

• アドレス選択機構が対象セル群を選び、読取り書込み機構がデータ線との間で信号を検出又は書き込みます。記憶部をセル配列だけの意味で用いる問題もあります。

• 主記憶はCPUから番地で直接利用する作業用記憶であり、SSDやHDDなど大容量で不揮発な補助記憶とは、アクセス方法、速度、用途が異なります。

■ 選択肢での判断ポイント

容量計算ではアドレス数と1番地当たりのビット数を掛け、bitとbyteを8で換算します。セル、アドレスデコーダ、センスアンプの役割を入れ替えた選択肢にも注意します。

例: アドレス線が12本で、1番地が16bitの記憶部なら、$2^{12}\times16=65{,}536\,\mathrm{bit}=8{,}192\,\mathrm{byte}=8\,\mathrm{KiB}$です。