読取り書込み機構

読取り書込み機構は、選択された記憶セルと外部データ線の間で、記憶内容を検出して出力する読取りと、入力値をセルへ設定する書込みを行う回路です。制御信号に従ってデータの向きとタイミングを切り替えます。

■ 試験で押さえるポイント

• 読取りではセルが生じる小さな電位差をセンスアンプで増幅し、安定した0又は1として出力バッファへ渡します。アドレスを選択するデコーダとは役割が異なります。

• 書込みでは書込みドライバがデータ線へ十分な電圧・電流を与え、選択セルの状態を入力データへ変えます。書込み許可信号で誤書込みを防ぎます。

• DRAMの読出しはセルの電荷を乱す破壊読出しなので、センスアンプで検出した値を同じセルへ再書込みします。周期的リフレッシュとは関連しますが同一処理ではありません。

• アドレス、データ、読書き制御にはセットアップ時間、アクセス時間、保持時間、サイクル時間の制約があり、規定より早い操作では正しい値を保証できません。

■ 選択肢での判断ポイント

『微小信号を検出・増幅』はセンスアンプ、『セル状態を変更』は書込み回路です。DRAMの破壊読出し後の再書込みと、アドレスを選ぶデコーダを区別します。

例: DRAMで行を選択するとセンスアンプが各列の微小な電位差を0又は1へ増幅し、指定列を出力すると同時に、増幅した値で行全体を復元します。