キャッシュメモリ
更新日:
用語解説
キャッシュメモリは、CPUと主記憶の間に置かれる、小容量で高速なメモリです。よく使う命令やデータを一時的に保持し、CPUと主記憶の速度の差を補います。
■ 試験で押さえるポイント
SRAMで作られ、CPUに近い順に1次キャッシュ、2次キャッシュと呼びます。
CPUが必要なデータがキャッシュにある割合をヒット率といい、高いほど処理が速くなります。
■ 実効アクセス時間の計算
キャッシュメモリを使うときの平均のアクセス時間(実効アクセス時間)は、次の式で求めます。
実効アクセス時間 = キャッシュのアクセス時間 × ヒット率 + 主記憶のアクセス時間 ×(1 - ヒット率)
条件 | 実効アクセス時間 |
|---|---|
キャッシュ10ナノ秒、主記憶100ナノ秒、ヒット率0.9 | 10×0.9 + 100×0.1 = 19ナノ秒 |
キャッシュ40ナノ秒、主記憶400ナノ秒、ヒット率h | 40h + 400(1 - h) |
2つの構成の処理時間が等しくなるヒット率を問われたら、それぞれの実効アクセス時間の式を等しいとおいて、hについて解きます。
■ 選択肢での判断ポイント
「CPUと主記憶の速度差を埋める」のがキャッシュメモリです。容量は主記憶より小さく、速度はより速いと覚えます。
音声で聞く
この用語に関連する過去問
平成31年度春期 ITパスポート試験 公開問題 問97
CPUのクロック周波数とキャッシュメモリの役割
平成31年度春期 ITパスポート試験 公開問題 問70
記憶装置におけるアクセス速度の比較(レジスタ・キャッシュ・主記憶・SSD)
令和7年度 秋期 データベーススペシャリスト試験 午前Ⅱ 問22
キャッシュメモリと主記憶の平均アクセス時間
平成30年春期 午前Ⅱ
キャッシュメモリのアクセス時間・ヒット率と主記憶による実効アクセス時間の計算
平成31年春期 午前Ⅱ
主記憶アクセスとプロセッサ実行時間の差を埋めるキャッシュメモリの効果
令和7年度 春期 ネットワークスペシャリスト試験 午前Ⅱ 問22
ライトスルー方式とライトバック方式
令和5年度 秋期 基本情報技術者試験 科目A 問3
メモリインタリーブの技術
平成30年度 春期 基本情報技術者試験 午前 問11
キャッシュメモリ
令和6年度 秋期 高度情報処理技術者試験 午前Ⅰ 問4
実効メモリアクセス時間の計算
令和4年度 秋期 高度情報処理技術者試験 午前Ⅰ 問4
2段キャッシュのヒット率
令和4年度 春期 高度情報処理技術者試験 午前Ⅰ
キャッシュメモリと主記憶の実効アクセスタイムの計算
令和6年度 春期 応用情報技術者試験 午前 問10
実効アクセス時間からキャッシュメモリのヒット率を求める計算